IBM hat eine neue Chiptechnologie im Bereich unter 1 Nanometer vorgestellt. Herzstück der Entwicklung ist die neue dreidimensionale Nanostack-Architektur, die eine deutlich höhere Transistordichte ermöglichen soll. Nach Angaben des Unternehmens eröffnet die Technologie neue Spielräume für leistungsfähigere und energieeffizientere Halbleiter. Die Produktionsreife wird innerhalb der kommenden fünf Jahre angestrebt.
IBM hat einen weiteren Entwicklungsschritt in der Halbleitertechnologie vorgestellt und erstmals eine Chiptechnologie im Bereich unter 1 Nanometer präsentiert. Der auf einer Strukturgröße von 0,7 Nanometern beziehungsweise 7 Ångström basierende Chip soll nach Unternehmensangaben den Weg für eine weitere Miniaturisierung moderner Halbleiter ebnen. Hintergrund ist, dass die klassische Skalierung zunehmend an physikalische Grenzen stößt und neue Architekturkonzepte erforderlich werden.
Quelle: IBMDer entwickelte Sub-1-nanometer-Chip integriert laut IBM nahezu 100 Milliarden Transistoren auf einer Fläche in Fingernagelgröße. Damit erreicht die Entwicklung nahezu die doppelte Transistordichte des 2021 vorgestellten 2-nm-Chips des Unternehmens. Möglich wird dies durch mehrere Neuerungen bei Materialien und Fertigungsverfahren sowie insbesondere durch die neue dreidimensionale Nanostack-Architektur.
Neue Architektur soll weitere Skalierung ermöglichen
Mit Nanostack stellt IBM eine neue Transistorarchitektur vor, bei der Transistoren dreidimensional gestapelt und versetzt angeordnet werden. Das Design basiert auf einer sequenziellen 3D-Integration und soll dadurch mehr Transistoren auf gleicher Fläche unterbringen als bisherige Ansätze. Gleichzeitig können unterschiedliche Materialien in den einzelnen Schichten eingesetzt werden, um Leistung und Energieeffizienz der jeweiligen Transistoren gezielt zu optimieren.
Nach Angaben des Unternehmens wurde die Architektur bereits experimentell validiert. Dazu gehören unter anderem Nachweise für ultradünnes dielektrisches Bonden in der CMOS-Integration, Dual-Channel-Engineering sowie funktionsfähige CMOS-Inverter, die die erwartete Schaltleistung bestätigen.
„Der jüngste Durchbruch von IBM in der Chiptechnologie markiert einen Wendepunkt im Computing und verschiebt die Technologie von der Nanometer-Ära in die Größenordnung von Atomen. Mit unserer neuen Nanostack-Architektur verkleinern wir nicht nur Transistoren, sondern definieren grundlegend neu, wie Chips aufgebaut werden, um deutlich mehr Leistung und Energieeffizienz zu erzielen“, sagte Jay Gambetta, Director of IBM Research und IBM Fellow. „Diese branchenweit erste Innovation setzt die Führungsrolle von IBM bei Zukunftstechnologien fort und bildet die Grundlage für die nächste Ära des Computings.“
Höhere Leistung und Effizienz für KI-Anwendungen
Den veröffentlichten technischen Ergebnissen zufolge soll die neue Chipgeneration gegenüber dem IBM-2-nm-Chip eine Leistungssteigerung von bis zu 50 Prozent oder alternativ eine um bis zu 70 Prozent höhere Energieeffizienz erreichen. Als mögliche Einsatzgebiete nennt IBM unter anderem generative KI, Cloud-Infrastrukturen sowie künftige elektronische Endgeräte.
Darüber hinaus präsentierte IBM auf der VLSI 2026 Ergebnisse zur Speichertechnologie. Demnach ermöglicht die Nanostack-Architektur eine Skalierung von 40 Prozent bei SRAM-Speichern. Dadurch könnten Chipentwickler künftig leistungsfähigere und zugleich effizientere Halbleiter entwickeln, die den steigenden Bandbreitenanforderungen moderner KI-Workloads gerecht werden.
Langfristige Perspektive für die Halbleiterentwicklung
Mit der vorgestellten Technologie bewegt sich die Chipentwicklung erstmals in einen Bereich unterhalb der 1-Nanometer-Grenze. Obwohl moderne Technologieknoten heute weniger eine exakte physikalische Strukturgröße als vielmehr eine Fertigungsgeneration beschreiben, sieht IBM mit der neuen Architektur weiteres Skalierungspotenzial für mindestens das kommende Jahrzehnt.
Die Forschungsarbeiten erfolgen gemeinsam mit Partnern am Halbleiterforschungszentrum in Albany im US-Bundesstaat New York. Dort soll künftig auch ein High-NA-EUV-Lithografiesystem von ASML zum Einsatz kommen, das als wichtiger Baustein für zukünftige Fertigungsprozesse gilt. An der Entwicklung entsprechender Prozesse arbeiten neben IBM unter anderem Lam Research, Tokyo Electron und SCREEN Semiconductor Solutions.
Parallel treibt IBM nach eigenen Angaben auch den Ausbau seiner Aktivitäten im Bereich Quantencomputing voran. Hierzu gehört die angekündigte Gründung von Anderon, einer eigenständigen Foundry für Quantum Chips.
Für die neue Nanostack-Technologie im Sub-1-nm-Bereich sieht IBM nach eigener Einschätzung einen Weg zur Produktionsreife innerhalb der nächsten fünf Jahre.
Weitere Informationen zu IBM finden Sie hier.